景德镇市 Philips PM3335A 低价*供应 返回列表页

Philips PM3335A算法实现

　　本文的超宽带数字接收系统中，要求信号中频为400MHz，采样率为1600MHz，输入信号带宽包含600MHz和350MHz两种。根据后续处理系统需求，数字下变频后对基带信号分别进行2倍和4倍抽取，抽取后的数据率分别为800MHz和400MHz.

　　高速ADC选择TI公司的Philips PM3335A，其采样率和全功率带宽均达到3GHz;FPGA选择Xilinx公司Virtex-6系列的XC6VSX315T，其具有较多的DSP48E资源，非常适合用于数字下变频算法中占用资源较多的数字滤波器设计。

　　3.1 Philips PM3335A高速数字信号预处理

　　Philips PM3335A采样后的高速数字中频信号是通过4路速率为400MHz的并行总线输入至FPGA的，如此高速的信号显然不易在FPGA中直接进行数字下变频处理。为了适应FPGA进行数字下变频时的处理速度，保证其在常温和高低温下均稳定工作，首先需要对高速数字信号进行降速预处理。Virtex-6系列FPGA拥有的双倍数据速率寄存器IDDR可以实现数据率降低一倍，其下降沿数据由输入时钟的反转进行控制，算法实现如图2所示。

　　经降速处理后，输入至Philips PM3335A的4路并行、速率为400MHz的高速信号就变成8路并行、速率为200MHz的较低速信号，这样的数据率非常适合FPGA处理。

　　3.2 Philips PM3335A数字混频

　　由于信号中频400MHz与采样率1600MHz符合fc/fs=1/4的对应关系，数字本振就只有1、-1和0这样的简单序列，于是数字混频过程也就变成了加减运算。假设降速预处理后的8路并行信号为（x1，x2，x3，x4，x5，x6，x7，x8），则混频后I路并行信号为（x1，0，-x3，0，x5，0，-x7，0），Q路并行信号为（0，x2，0，-x4，0，x6，0，-x8，）。

　　本文中输入信号zui大带宽为600MHz，因此Philips PM3335A数字下变频后抽取倍数zui小应为2，而数字混频后I/Q各产生了4路并行为0的数据，这样混频过程中恰好可以实现2倍抽取，于是抽取后I路的4个并行支路信号为（x1，-x3，x5，-x7），Q路的4个并行支路信号为（x2，-x4，x6，-x8）。实际工程实现时，数字混频过程只需将输入的8路并行AD信号分成两组即可，加减运算与后面的并行多相滤波一起处理。

Siemens Simatic S5 6ES5943-7UB21 6ES5-943-7UB21 CPU943B

Siemens Simatic S5 Moby 6ES5254-4UA11 6ES5-254-4UA11

Siemens Servomotor 1FT5104-0AC01-9​-Z 2000 U/min 45Nm

Siemens Simodrive 611 VSA-Modul 6SN1130-1AA11-0​CA0

Siemens Simadyn D CS41 6DD1660-0AK0 Neuwertig St A04

Siemens Sinumerik 6FC5114-0AA01-0​AA0 6FC51140AA010AA​0

Siemens S7 PS405 6ES7405-0DA01-0​AA0 6ES7-405-0DA01-​0AA0

Bosch Servo Versorgungsmodu​l Servodyn VM60-T VM 60 60-T

Bosch Rexroth Servo Controller Servodyn SM 17/35-TA 17A

Siemens Simodrive 611 VSA-Modul 6SN1130-1AA11-0​DA0 

Siemens Simatic S5 CP524 6ES5524-3UA13 6ES5-524-3UA13

Siemens Simatic WF707 NOCKENSTEUERWER​K 6FM1707-3AA10

Siemens Simatic S7 Rack 9 Slot 6ES7400-1JA01-0​AA0

Beckman Ultra Rotor VTI 65.2 65.000 RPM U/min 

​