CACR-HR30SB ** CACR-HR30SB 返回列表页

一般CACR-HR30SB计时器变为倒计时器的设计思路是改变计时器中的计数芯片，或是重新设置芯片的功能等，其实还可以采用将显示器显示的结果“倒”过来显示，从而达到倒计时的目的。

　　1 CACR-HR30SB方案设计的思路

　　计时器每位显示的结果是递增的数值，如0.1.2.3.4.5.6.7.8.9，而倒计时器所显示的是递减的数值，如9.8.7.6.5.4.3.2.1.0，那只要用合适的逻辑电路完成这个显示结果转换，就可以将计时器变为倒计时器。

　　首先找计时器显示结果和倒计时器的显示结果的逻辑关系，表1是列出了计时器和倒计时器每位显示结果对应的BCD 码，从该表可容易发现计时器和倒计时器的BCD 码中zui低位Q1 与Y1 是相反的；Q2 与Y2 是相同的；Q3 与Y3 的关系：倒计时器的Y3 是计时器Q3、和Q2 的异或；Q4 与Y4 的关系：倒计时器的Y4 位是计时器的Q4、Q3、和Q2的或的相反值，也等于Q4、Q3、Q2的非再与。

　　上述的CACR-HR30SB逻辑表达式是：

　　上述逻辑关系的逻辑图如图1所示。

　　因此只要选择能够完成上述CACR-HR30SB辑转换关系的电路就可以实现由计时器变为倒计时器的设计，如图2所示是显示两位数的计时器电路，加入上述转换电路后的就成为了如图3所示的倒计时电路。

　　2 CACR-HR30SB设计方案的实现

　　2.1 用两片74LS00和74LS20芯片

　　前者是四个二输入与非门，一片用于完成Y1 的转换和生成Q4、Q3、Q2 的非，后者是两个四输入与非门，用于将Q4、Q3、Q2的非再与获得Y4，另外一片74LS00有四个与非门，可以根据如下的逻辑关系：

　　CACR-HR30SB其逻辑图如图4所示。

　　CACR-HR30SB得知可以完成异或门的运算，即可以完成Y3 的转换。上述Y4，Y3，Y1转换具体实物的连接电路图如图5所示。

　　如图6所示是CACR-HR30SB倒计时器实物图。

Watch this item
HONEYWELL STR14G-11A-3C0R​QKRBC00K-1C.HC.​MB.SM.TC.XXXX N
Location: USA

Watch this item
HONEYWELL TC-MDP081 USPP TCMDP081
Location: USA

Watch this item
Honeywell Flame Relay RA890F1346 Used RA890-F-1346 Used
Location: USA

Watch this item
Measurex 05331100 VFC, 40 - 500k Honeywell 
Location: USA

Watch this item
HONEYWELL APT2000PH-0-00 USPP APT2000PH000
Location: USA

Watch this item
Measurex 05334700 Memory Module 1024K x 22 paper gauge
Location: USA

Watch this item
HONEYWELL 620-0072 LOOP PROCESSOR MODULE 
Location: USA

Watch this item
HONEYWELL STD624-E1H-0000​0-CR.MB.S2.F1C3​.813A USPP STD6
Location: USA

Watch this item
HONEYWELL STG94L-E1G-0000​0-1C.FF-B69L NSPP STG94LE1G000
Location: USA