PFEIFFER EVR116, EVR116 品质热卖 返回列表页

PFEIFFER EVR116插槽用于扩展PCI插卡，增加系统功能。例如，如果系统需要增加一个网口，只要在PMC槽上插入一块具有PMC接口的网卡就可以了。 　　

5. 时钟 　　PFEIFFER EVR116是ST公司生产的一款时钟芯片。在本设计中，为系统提供时钟，因为在电信、网络等许多应用场合，系统必须提供时间信息。M41T81具有I2C接口，两种供电模式：在系统上电时，由电路板上的3.3V电源供电;系统断电时，自动切换到外接电池供电。电池供电时的电流很小，仅为1（A。

 地址空间分配 　　在PCI主设备模式下，PFEIFFER EVR116支持两种地址空间分配方案：Map A和Map B。在PCI从设备模式下，MPC107只支持Map B。选择哪种地址分配方案是由上电启动时，引脚SDBA0的高低来决定的，如果为高，则选用Map B，否则，选用Map A。在本系统中，MPC107工作于PCI主设备模式，选用了Map B地址空间分配方案。 　　

PFEIFFER EVR116在Map B地址空间分配方案中，整个32位（4G）地址空间被分为4大块：本地存储空间、PCI存储空间、PCI I/O空间、系统ROM空间。如表1所示。 　　在本系统中，128MB SDRAM的基地址是0000_0000，2MB Flash的基地址是FFE0_0000，串口控制芯片TL16C550的基地址是：7C00_0000，64M CF卡的访问地址是8000_0000。 

设计关键 　　1. 时钟 　　PFEIFFER EVR116时钟信号是本设计的一大关键。整个系统只有一个时钟输入：OSC_IN，33MHz，输入到MPC107，经过MPC107的FO缓存产生5个同步的PCI时钟信号，其中3个PCI时钟输送给PCI设备，1个保留，另一个PCI时钟作为系统时钟（PCISYNC_OUT），输送到PLL和DLL（延时锁相环）模块，经过锁相和倍频，分别产生CPU时钟（CPU_CLK0）、4个SDRAM（SDRAM_CLKx）时钟、和一个回馈时钟（SDRAM_SYNC）。CPU_CLK0输送给MPC755。

表2：重要走线示意

　　PFEIFFER EVR116的DLL模块类似于PLL，但是它能够把一个时钟周期分为128个离散的间隔。在PCB布线时，SDRAM时钟的走线是等长的。DLL检测SDRAM_SYNC时钟从输出到输入的时延，这个时延就相当于SDRAM_CLK的时延。通过调整SDRAM_SYNC时钟的时延，可以方便地增加或者减少SDRAM_CLK时钟的延迟。一般情况下，走线16.5cm相当于时延1000ps。

HP ML370 G6 IN XEON X5570 2.93GHZ CPU KIT 495930-B21

DELL POWEREDGE M600 1 X QC X5355 2.66GHZ 4GB 128GB SSD

DELL POWEREDGE R410 SERVER 1 X QC 2.26GHZ 2GB 1 X 1TB

DELL POWEREDGE R410 SERVER 1 X QC 2.40GHZ 2GB 1 X 1TB

HP DL180 G6 1 X QC E5520 2.26GHZ 8GB 2 X 1TB SERVER

IN XEON QUAD CORE PROCESSOR X5677 3.46GHZ SLBV9

HP DL360 G7 IN XEON L5640 2.26GHZ CPU KIT 588078-B21

HP DL160 G6 IN XEON X5670 2.93GHZ CPU KIT 589725-B21

DELL T710 IN XEON X5670 2.93GHZ CPU KIT T710 X5670

HP BL280C G6 IN X5570 2.93GHZ CPU KIT 507817-B21

HP BL460C G7 IN X5660 2.80GHZ CPU KIT 603254-B21

HP Z600 / Z800 IN XEON X5660 2.80GHZ CPU KIT WG732AA