CP-9200SH/SVA JACP-9219 淄博市*供应 返回列表页

CP-9200SH/SVA JACP-9219 系统结构 　　

本系统的结构与PC机系统的结构相似，如图1所示，由一块底板和多块PCI插卡组成。它与PC机系统的不同之处在于它的处理器不是直接插于主板之上，而是以PCI插卡的系统板的形式出现。 　　系统中网卡选用10M/100M兼容的PCI网卡，多个嵌入式系统通过共享集线器和百兆交换机，组成百兆局域网。声卡用于语音数据的采集，并播放从网络上传输来的声音数据。网络上传来的动态图像压缩数据经过DSP系统板的解压缩处理，通过PCI总线传输到显卡，显卡接显示器，用于动态图像显示。 　　

CP-9200SH/SVA JACP-9219系统底板的作用不仅仅是作为系统的支撑托架，而且为各PCI设备提供33MHz的PCI同步时钟。由于PCI总线是同步总线，在PCI总线上的所有操作都要与PCI时钟信号同步，因此底板上 提供的33MHz的PCI时钟信号要为所有的PCI总线交易包括总线仲裁提供时序。但晶振的驱动能力有限，需加时钟驱动电路。 [align=center] 图1 系统结构图[/align] 　　底板的另一个重要功能是提供PCI总线仲裁器，仲裁器响应各多媒体设备提出的总线使用申请，并协调各设备在总线上的操作，而不至于产生总线冲突和和过长的总线延时，从而实现PCI总线传输的高速度[5]。PCI总线仲裁器可由一片CPLD实现。此外底板上还要提供一些控制信号的上拉电阻，用于防止控制总线在没有设备驱动的时候产生过量电流。 

3 CP-9200SH/SVA JACP-9219系统板硬件结构 　　

作为整个CP-9200SH/SVA JACP-9219嵌入式系统的核心处理单元的系统板，也是以PCI插卡的形式存在于系统之中。系统板通过PCI接口芯片挂接于PCI总线上，其功能是控制各多媒体设备之间数据传输和存储。 　　其中，PCI接口芯片使用PCI9054，它具有的功能[6]： 　　

● 支持PCI规范2.2版本; 　　

● 具有主设备功能,支持局部总线处理器访问PCI总线上其它设备; 　　

● 局部总线模式可编程（M、C、J模式），局部总线时钟频率zui高可达50MHz;局部总线与PCI总线之间的传输速率zui高可达132MB/s; 　　

● 具有6个零等待状态的FIFO可用于突发传输; 　　

● 双路独立的具有可编程FIFO的分散/聚集DMA通道; 　　

● 具有可编程PCI中断和局部总线中断输出。 　　

CP-9200SH/SVA JACP-9219用于连接DSP与PCI总线，它工作在32位数据、32位地址的非数据地址复用的C模式下，控制着DSP与PCI总线上的其它设备之间数据传输的方式。这些传输方式有PCI起始方式、PCI目标方式和DMA方式。 　　

PCI起始方式允许PCI9054执行PCI总线上的存储器操作周期、I/O操作周期和配置周期，允许局部总线的处理器访问接口芯片内部的寄存器，并通过接口芯片访问总线上的其它设备。 　　

PCI目标方式可以允许PCI总线上的其它主设备访问PCI9054的局部总线。这种方式下，接口芯片是作为PCI总线的目标设备和局部总线的主设备。 

UNIOP MD00R-02-0045 NSPP MD00R020045

UNIOP MD03R-02-0045 USPP MD03R020045

UNIOP CP01R-04-0042 USPP CP01R040042

UNIOP CP02R-04-0021 USPP CP02R040021

UNIOP EPAD03-0046 NSPP EPAD030046

UNIOP MD00R-02-0045 USPP MD00R020045

NEW! Uniop programmer display MD00R-02-0045

UNIOP MD02R-04-0042 USPP MD02R040042

EXOR UNIOP CP02R-04-0021 SW VER.4

UNIOP MD00R040045 USPP MD00R040045

NEW* UniOP Universal Operator Panel CP02F-02-1521

UNIOP MD02F-02-0040 USPP MD02F020040

UNIOP CP02R-04-0045 USPP CP02R040045